半加器

用与非门实现

全加器

编码器

编码就是将信息装换成独特的代码或信号输出的电路

普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。

优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。

译码器

译码是将二进制码翻译成代表某一特定含义的信号。(即电路的某种状态)

常见的唯一地址译码器

1.二进制译码器 :2-4线74HC139，3-8线74HC138

2.二——十进制译码器：7442

3.显示译码器：CMOS七段显示译码器74HC4511

数据选择器

能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关”。

也就是说，它可以从多个输入信号中选择一个并将其输出。

数值比较器 

对两个二进制数字进行比较（A、B），以判断其大小的逻辑电路。

锁存器与触发器

锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平(高或低电平)作用下改变状态。
触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。

同步清零与异步清零

异步清零是指与时钟不同步，即清零信号有效时，无视触发脉冲，立即清零，不需要时钟配合；

同步清零是时钟触发条件满足时检测清零信号是否有效，有效则在下一个时间周期的触发条件下，执行清零，需要时钟配合。

举个例子：从0000开始计数， 反馈清零的信号是1010，那么异步清零的芯片74X161计算模时1010不算有效状态（时间过短不稳定），M = 10；而在同步清零74X163芯片中，1010算一个有效状态，M = 11，和同步置数计算模过程一样。

串行和并行

串行通信

缺点:传输速度较慢

优点:传输线少、连线简单,特别适合多位数据的长距离通信;

并行通信

缺点:若数据位数较多、传送距离较远时,则线路复杂,成本较高且干扰大,不适合远距离传送。

优点:传送数据速度很快,传输效率高,

（别和计组混在一起）

各芯片真值表

8421BCD编码器

 8-3线 优先编码器CD4532

EO为允许输出控制端，GS为组选信号输入端。 

3-8译码器 74HC138

CMOS七段显示译码器74HC4511

用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路，能提供较大的拉电流，可直接驱动LED显示器，有拒绝伪码的特点。 

74VC161（异步清零）

1.异步清零端优先级一般是最高的

2.CR为清零，PE为预置 TC终止计数端（与最大计数信号（如1111）同步产生）

CP = CET*Q3*Q2*Q1*Q0 = 1

CO是表示进位输出信号 CET是错误检测输出信号

3.Q: CR为什么一定要接1端，悬置不是也是高电平吗？

   A: CR端悬空时处于不定状态。因CMOS电路的输入电阻很大,悬空的输入端很容易感应外界 的电磁干扰,导致输入端电平忽高忽低,如果出现了低电平将导致整个电路不受时钟控制。

（这件事告诉我们不要随便悬空，除非你有充分理由可以这么干）

 1100-->1101-->1110-->1111这四个部分是游离态，这种现象是自启动现象，一个正确的时序系统前提条件是具备自启动特性

用74VC161组成256进制计数器（需要两片74VC161）

同一时钟源

TC信号与最大计数信号同步产生，也就是说TC产生信号是在第十五个脉冲的上升沿，而进位要求满16才进一，TC消失的时候才是第十六个脉冲信号到来的时候。经过一个非门后，TC第十五个脉冲的下降沿就可以给高位进位信号

拓展 ：

1.怎么用74VC161组成160进制计数器？

可以使用级联法实现，160不是质数可以转换成10*16,16位为低位，10位为高位，然后用反馈置数or清零

2.怎么用74VC161组成质数进制计数器？

质数不能拆解，所以不能用级联法实现，只能用反馈法实现

级联法：可以实现大模非质数值

反馈法：可以实现任何模数

 74LS90

R0A、R0B:清零端

S9A、S9B:异步置9端

R0A、R0B优先级一样，其中一个工作时，另一个要设置成无效，S9A、S9B同理

 又叫2-5-10进制异步计数器

最大模值为10

下降沿有效

 注意5421BCD的真值表顺序是Q0 Q3 Q2 Q1